Projekt Digital Autonomy with RISC-V in Europe, DARE to program budowy europejskich procesorów na potrzeby obliczeń wielkoskalowych (HPC) i sztucznej inteligencji (AI) bazujący na otwartej architekturze procesorów RISC-V.
Projekt DARE SGA1 to pierwsza faza tego programu mająca na celu wzmocnienie suwerenności technologicznej Europy w zakresie obliczeń HPC i AI. Projekt jest wspierany przez Wspólne Przedsięwzięcie EuroHPC JU i koordynowany przez Centrum Superkomputerowe w Barcelonie, przy udziale 37 wiodących partnerów z całej Europy.
Projekt zakłada opracowanie europejskich procesorów i systemów obliczeniowych nowej generacji. Część prac obejmie również ekosystem oprogramowania systemowego jak i dedykowanych architekturze RISC-V wersji pakietów oprogramowania naukowego.
Kluczowym elementem projektu DARE SGA1 jest opracowanie trzech chipletów opartych na RISC-V, z których każdy pełni krytyczną funkcję w obliczeniach HPC i AI:
- akcelerator wektorowy (VEC) dla HPC wysokiej precyzji i nowych aplikacji w domenie konwergencji HPC-AI, prowadzony przez Openchip
- jednostka przetwarzania AI (AIPU) zaprojektowana do akceleracji wnioskowania AI w aplikacjach HPC, prowadzona przez Axelera AI
- procesor ogólnego przeznaczenia (GPP) zoptymalizowany pod kątem obciążeń HPC w europejskich superkomputerach, prowadzony przez Codasip
Chiplety będą opracowywane i wytwarzane w zaawansowanych technologiach CMOS, pokonując ograniczenia tradycyjnych układów monolitycznych, oferując większą wydajność, skalowalność i wyższe korzyści kosztowe.
Aby zapewnić sukces tych innowacji, DARE SGA1 jednocześnie dostarczy optymalny i kompletny stos oprogramowania, zoptymalizowany pod kątem sprzętu DARE SGA1. Oprogramowanie będzie budowane równolegle z projektowaniem sprzętu, wykorzystując wczesny dostęp do emulacji i symulacji architektury.
Akademickie Centrum Komputerowe Cyfronet AGH wnosi do projektu kompetencje w zakresie dostosowywania aplikacji do architektur procesorów. Cyfronet będzie wspierał partnerów projektu w dostosowaniu oprogramowania PyTorch do architektury procesorów rozwijanych przez projekt. Równolegle polskie modele LLM będą testowane na procesorach dedykowanych sztucznej inteligencji.
Zapraszamy do przeczytania pełnej informacji prasowej na stronie projektu.
